CCSDS标准下的LDPC编译码器研究
摘要
低密度奇偶校验码(LowDensityParityCheckCode,LDPC)属于线性分组码的一种，
因为其校验矩阵具有稀疏特性，并且具备接近香农极限的纠错性能，所以被广泛使用在
各种场合之中。LDPC码的编译码性能优秀，但在实际使用时，不合理的设计往往会导
致编译码复杂度偏高，从而占用过多的硬件资源。因此需要考虑如何在使用较少硬件资
源的条件下，达成尽可能高的吞吐率。本文针对国际空间数据系统咨询委员会
(ConsultativeCommitteeforSpaceDataSystems,CCSDS)标准中适用于近地空间通信的
(8176,7154)LDPC码，分别设计了一种基于准循环结构的并行编码器和一种基于归一化
最小和算法的部分并行译码器。
首先，本文分析了LDPC码的基础理论知识，研究了CCSDS标准下LDPC校验矩
阵与生成矩阵的结构特点，重点推导了LDPC码的编译码原理，并探讨了采用不同编译
码方案时LDPC码性能的优劣。通过理论分析与仿真，对比不同条件下译码算法的性能，
并确定了最终使用的译码算法、迭代次数、归一化因子等相关参数，最后研究了译码器
的定点量化方案。
其次，针对CCSDS标准(8176,7154)LDPC码进行了高速编码设计与实现。通过研
究不同编码算法的复杂度，选择了复杂度最低的准循环结构编码算法。从矩阵结构入手，
采用移位累加计算单元(ShiftRegisterAdderAccumulator,SRAA)，以并行的思路完成了
编码器整体结构的设计。最终分析可知，编码器最大工作频率为223.31Mhz，当编码器
工作时钟为200MHz时，可实现编码吞吐率达到2.8Gbps。
最后，通过前文对译码算法的研究，采用归一化因子为0.75的归一化最小和译码算
法设计并实现了部分并行结构的译码方案。针对译码过程中校验节点信息处理延时过大
的问题，提出了一种改进的比较器结构，通过多层级联的方式提高了信息比较的速度，
改进校验节点的更新流程，在不增加运算复杂度的情况下减少了单次迭代所需时间。本
论文以Zynq7100系列器件作为研究平台，针对CCSDS标准的(8176,7154)LDPC码，设
计了准循环结构的LDPC(Quasi-CyslicLDPC,QC-LDPC)译码器。结果表明，本译码器支
持的最大工作频率可达100.57MHz，当工作时钟为100MHz、迭代次数为10次的情况
下，译码端的资源消耗为7.82%，吞吐率可达到80Mbps。本设计具有实际工程意义，为
其他研究提供了一定的参考价值。
关键词：低密度奇偶校验码；CCSDS标准；归一化最小和算法；编码器；译码器；
CCSDS标准下的LDPC编译码器研究
ABSTRACT
LowDensityParityCheckCode(LDPC)isakindoflinearblockcode.Duetoitssparse
checkmatrixanditserrorcorrectionperformanceclosetoShannonlimit,itiswidelyusedin
varioussituations.LDPCcodeshaveexcellentencodinganddecodingperformance.However,
improperdesignoftenleadstohighencodinganddecodingcomplexityinactualuse,which
consumestoomuchhardwareresources.Therefore,howtoachieveashighathroughputrate
aspossiblewhileusinglesshardwareresourcesisaproblemthatneedstobeconsidered.This
paperaddressesthe(8176,71