摘要
摘要
在数字集成电路设计中，数据传输是靠时钟信号来传递的，它直接影响数字电路
的功能、性能和稳定性。时钟信号必须确保所有的数据路径在芯片工作时满足时序要
求，否则会影响芯片的数据交互，导致功能错误，无法正常工作。随着工艺尺寸的减
小，时钟频率的提高和芯片规模的增加，使得数字集成电路的设计越来越困难，传统
的时钟网络设计已经很难满足芯片的高性能、高质量、低功耗的要求。为了满足时钟
网络设计的目标，设计人员在时钟网络设计中应用了不同类型的时钟树结构，并开发
了各种算法，不同程度上优化了时钟偏差、时钟延迟和功耗等，但存在实现困难，不
易操作，时序收敛迭代次数多的问题。
为了解决现有的时钟结构时序收敛困难和实现难度高的问题，本文在国内外研究
的基础上，以14nm工艺下一款型号为SZ_CPU的高性能处理器为研究对象，进行时
1
钟网络设计优化研究，主要工作包括：（）在综合阶段采用物理综合模式和门控时钟
2H
插入技术，提前评估设计风险从而减少布局布线的迭代时间；（）对柔性树在不同
的模式，不同的驱动单元，以及不同的时钟叶节点下的时钟树综合结果进行了深入分
析，发现柔性H树在实现过程中，需要多次反复迭代才能找到合适数量的时钟叶节点
进行时钟树综合，得到的时序结果是容易收敛的，但迭代周期较长；（3）提出了一种
新型的灵活可配置的H树（FlexibleConfigurableH-Tree，FCHT），该结构可以实现时
钟信号均匀分配和减少绕线时间，同时采用时钟协同优化技术进行时钟树综合优化；
（4）分析对比了传统平衡树、3级H树、柔性H树和FCHT时钟结构的时钟网络设计
FCHTH
的结果，发现基于的设计方案有效解决了树占用布线资源多，平衡树时序收
敛困难等一系列问题。
验证结果表明，FCHT时钟结构比传统平衡树、柔性H树和3级H树的结构简单，
在时钟树综合阶段，FCHT时钟结构的运行时间相比传统平衡树节省了183min，比3
级H树节省了94min，相比柔性H树节省了78min；静态时序分析检查时，FCHT结
果得到的时序是收敛的，并且时序余量高达108ps，FCHT时钟结构相比传统平衡树在
3156minH5220min
时序修复上节省了，相比柔性树节省了的时序修复时间，缩短了
芯片的设计周期。同时，FCHT结构得到的时钟网络上的功耗相比传统平衡树降低了
4.41%7.71%H1.51%
，总功耗降低了；相比柔性树，时钟网络上的功耗降低了，总功
6.18%3H4.45%7.87%
耗降低了；相比级树，时钟网络上功耗降低了，总功耗降低了。
关键词：时钟网络；FCHT时钟结构；柔性H树；物理设计
论文类型：应用研究
I
目录
目录
11
第章绪论
1.1研究背景及意义1
1.2国内外研究现状及