基本信息
文件名称:2025年集成电路设计核心技术与器件工艺详解笔试题库精选.doc
文件大小:48 KB
总页数:12 页
更新时间:2025-05-24
总字数:约1.67万字
文档摘要

IC设计基础(流程、工艺、版图、器件)笔试集锦

1、?我们企业的产品是集成电路,请描述一下你对集成电路的认识,列举某些与集成电路

有关的内容(如讲清晰模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA

等的概念)。(仕兰微面试题目)

什么是MCU?

MCU(MicroControllerUnit),又称单片微型计算机(SingleChipMicrocomputer),简称单片机,是指伴随大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定期数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机。

MCU的分类

MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。MASKROM的MCU价格廉价,但程序在出厂时已经固化,适合程序固定不变的应用场所;FALSHROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场所或做开发用途;OTPROM的MCU价格介于前两者之间,同步又拥有一次性可编程能力,适合既规定一定灵活性,又规定低成本的应用场所,尤其是功能不停翻新、需要迅速量产的电子产品。

RISC为ReducedInstructionSetComputing的缩写,中文翻译为精简执令运算集,好处是CPU关键很轻易就能提高效能且消耗功率低,但程式撰写较为复杂;常见的RISC处理器如Mac的PowerPC系列。

CISC就是ComplexInstructionSetComputing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写轻易,常见80X86相容的CPU即是此类。

DSP有两个意思,既可以指数字信号处理这门理论,此时它是DigitalSignalProcessing的缩写;也可以是DigitalSignalProcessor的缩写,表达数字信号处理器,有时也缩写为DSPs,以示与理论的区别。

2、FPGA和ASIC的概念,他们的区别。(未知)

答案:FPGA是可编程ASIC。

ASIC:专用集成电路,它是面向专门用途的电路,专门为一种顾客设计和制造的。根据一

个顾客的特定规定,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。与

门阵列等其他ASIC(ApplicationSpecificIC)相比,它们又具有设计开发周期短、设计

制导致本低、开发工具先进、原则产品无需测试、质量稳定以及可实时在线检查等长处

3、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)otp是一次可编程(onetimeprogramme),掩膜就是mcu出厂的时候程序已经固化到里面去了,不能在写程序进去!(

4、你懂得的集成电路设计的体现方式有哪几种?(仕兰微面试题目)

5、描述你对集成电路设计流程的认识。(仕兰微面试题目)

6、简述FPGA等可编程逻辑器件设计流程。(仕兰微面试题目)

7、IC设计前端到后端的流程和eda工具。(未知)

8、从RTLsynthesis到tapeout之间的设计flow,并列出其中各步使用的tool.(未知)

9、Asic的designflow。(威盛VIA.11.06上海笔试试题)

10、写出asic前期设计的流程和对应的工具。(威盛)

11、集成电路前段设计流程,写出有关的工具。(扬智电子笔试)

先简介下IC开发流程:

1.)代码输入(designinput)

用vhdl或者是verilog语言来完毕器件的功能描述,生成hdl代码

语言输入工具:SUMMITVISUALHDL

MENTORRENIOR

图形输入:composer(cadence);

viewlogic(viewdraw)

2.)电路仿真(circuitsimulation)

将vhd代码进行先前逻辑仿真,验证功能描述与否对的

数字电路仿真工具:

Verolog:CADENCEVerolig-XL

SYNOPSYSVCS

MENTORModle-sim

VHDL:CADENCENC-vhdl

SYNOPSYSVSS

MENTORModle-sim

模拟电路仿真工具:

AVANTIHSpicepspice,spectremicromicrowave:eesoft:hp

3.)逻辑综合(synthesistools)

逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真

中所没有考虑的门沿(gatesdelay)反标到生成的门级网表中,返回电路仿真阶段进行再

仿真。最终仿真成果生成的网表称为物理网表。

12、请