第三章VHDL设计初步;;使用EDA工具的设计输入方法：;原理图设计方法优点：;硬件描述语言设计优点：;一、VHDL体系结构;1.库、程序包;库中包括了预先定义好的数据类型，子程序设计单元的程序包，或预先设计好的各种设计实体。;举例：
定义数据类型STD_LOGIC（标准逻辑位类型）的函数包含于标准库IEEE的STD_LOGIC_1164标准程序包中，因此VHDL程序的前面预先放置两条语句：;2.实体部分;实体的格式：
ENTITY实体名IS
[GENERIC(常数名：数据类型[:设定值])]
PORT(端口名：端口模式数据类型；
?
端口名：端口模式数据类型；)；
ENDENTITY实体名；;举例：4位计数器的实体描述;3.结构体部分;举例：4位计数器的结构体描述;4.配置部分;举例：分析VHDL程序，该程序是具有异步清零、进位输入输出功能的4位计数器。;LIBRARYIEEE；
USEIEEE.STD_LOGIC_1164.ALL；
ENTITYMUX41AIS
PORT(a,b,c,d:INSTD_LOGIC;
s0,s1:INSTD_LOGIC;
y:OUTSTD_LOGIC);
ENDENTITYMUX41A;
ARCHITECTUREBHVOFMUX41AIS
SIGNALS:STD_LOGIC_VECTOR(1DOWNTO0);
BEGIN
S=s1s0;
PROCESS(s1,s0)
BEGIN
CASE(S)IS
WHEN“00”=y=a;
WHEN“01”=y=b;
WHEN“10”=y=c;
WHEN“11”=y=d;
WHENOTHERS=NULL;
ENDCASE;
ENDPROCESS;
ENDARCHITECTUREBHV；;1.VHDL体系结构包括哪几部分？基本的格式？
2.端口模式中INOUT和BUFFER有何异同点？;1.VHDL语言要素;2.字符串;3.下标名;（2）数据对象;2.变量;3.信号;（3）数据类型;2.IEEE预定义的数据类型;（4）VHDL操作符;;;运算符
;例：
SIGNALa，b，c:STD_LOGIC_VECTOR(3DOWNTO0)；
SIGNALd，e，f，g:STD_LOGIC_VECTOR(1DOWNTO0)；
SIGNALh，i，j，k:STD_LOGIC；
SIGNALl，m，n，o，p:BOOLEAN；
...
a=bANDc;--b、c相与后向a赋值，a、b、c的数据类型同属4位长的位矢量
d=eORfORg;--两个操作符OR相同，不需括号
h=(iNANDj)NANDk；--NAND不属上述三种算符中的一种，必须加括号
l=(mXORn)AND(oXORp);--操作符不同，必须加括号
h=iANDjANDk;--两个操作符都是AND，不必加括号
h=iANDjORk;--两个操作符不同，未加括号，表达错误
a=bANDe;--操作数b与e的位矢长度不一致，表达错误
h=iORl;--i的数据类型是位STD_LOGIC，而l的数据类型是
...布