项目十一时序逻辑电路及其应用;;;任务一触发器及其应用;一、基本RS触发器
基本RS触发器可由两个“与非”门电路交叉连接而成，如图11-1所示。;图11-1中，A、B为两个“与非”门，Q与是两个互补的输出端；RD和D是两个输入端，中间的交叉线为反馈线。
如图11-2所示为基本RS触发器的电路逻辑符号：
?
输出端Q与两者的逻辑状态在正常情况下输出信号互为相反，即触发器的两种稳定状态：一种状态是Q=1，=0，这种状态称为置位状态（也称“1”态）；另一种状态是Q=0，=1，这种状态称为复位状态（也称“0”态）。与两种状态相对应的输入端分别称为直接置位端（也称直接置“1”端）——?SD端和直接复位端（也称直接置“0”端）——?RD端。;基本RS触发器的输出端与输入端的逻辑关系如下：
（1）输入端?RD=0，?SD=1。
假设触发器的初始状态为“1”态，即Q=1，?Q=0。RD=0指的是在输入端RD加一个负脉冲，?SD=1指在输入端?SD加一个正脉冲，这时“与非”门A有一个输入端为“0”，其输出端变为“1”；而“与非”门B的两个输入端均为“1”，其输出端Q变为0。这种情况下，若触发器的初态为“1”态时，它会翻转为“0”态，但如果触发器的初态为“0”态，它仍然保持“0”态不变。
（2）输入端?RD=1，?SD=0。
假设触发器的初始状态为“0”态，即Q=0，?Q=1。这时“与非”门B有一个输入端为“0”，其输出端Q变为“1”，而“与非”门A的两个输入端均为“1”，其输出端变为0。这种情况下，若触发器的初态为“0”态时，它会翻转为“1”态，但如果触发器的初态为“0”态，它仍然保持“0”态不变，但如果触发器的初态为“1”态，它仍然保持“1”态不变。;（3）输入端?RD=1，?SD=1。
若输入端RD=1，SD=1时，则触发器保持原状态不变，即触发器原来是“0”态，这时仍然是“0”态，原来是“1”态，这时仍然是“1”态。
（4）输入端?RD=0，?SD=0。
若触发器两个输入端RD和SD均加负脉冲信号时，两个“与非”门输出都为“1”，这就达不到Q与的状态应该相反的逻辑要求。而且，在负脉冲除去后，触发器将会由各种偶然因素决定其最终状态，因此这种情况在基本RS触发器中是禁止出现的。
综上所述，基本RS触发器有两种稳定状态，它可能通过输入端进行直接置位或复位，并且具有存储或记忆的功能。在直接置位端加负脉冲（?SD=0）时，可直接置位；在直接复位端加负脉冲（?RD=0），可直接实现复位。如果直接置位端和直接复位端都是“1”，则可保持触发器的原状态不变，实现存储和记忆功能。值得注意的是，直接置位端和复位端不能同时加负脉冲，这是基本RS触发器的约束条件。;触发器输入信号之前的状态称为现态，用Qn来表示，触发器在接受信号之后所处新的状态称为次态，用Qn+1表示，次态Qn+1与输入及现态Qn之间的逻辑关系称为特性方程，如基本RS触发器的特性方程为;基本RS触发器的特性表如表11-1所示。;?
二、同步RS触发器
基本RS触发器的状态改变直接由输入信号控制。而在实际应用中，常常要求触发器的状态变化根据一定的时拍按各自输入的信号进行变化，这个时拍由外加的一定频率的时钟脉冲来控制，这种触发器称为时钟触发器。由于此触发器的状态改变与时钟脉冲同步，所以又称为同步触发器。
同步RS触发器的电路逻辑图如图11-3所示。;图11-3同步RS触发器与图11-1基本RS触发器相比较，可发现同步RS触发器是在基本RS触发器的基础上，增加了两个“与非”门C、D作为控制门，CP为时钟脉冲。时钟信号是一个周期性的方波信号，如图11-4所示。;当时钟信号处于负脉冲，即CP＝0时，控制门C、D被封锁，同步RS触发器保持原有状态不变；当时钟信号处于正脉冲，即CP＝1时，控制门打开，触发器接受输入信号，电路的工作情况与基本RS触发器一样，也就是说RS触发器受时钟脉冲控制。
同步RS触发器的电路逻辑符号如图11-5所示。
CP=0时，同步RS触发器的特性方程无效；CP＝1时，同步RS触发器的特性方程为;同步RS触发器的特性表如表11-2所示。;同步RS触发器的波形图如图11-6所示。
提示：
同步RS触发器除了存在状态不确定的缺点外，还存在空翻现象。所谓空翻就是指在较宽的时钟脉冲作用时，由于R、S的状态再次发生变化而引起触发器状态重新翻转的现象。显然，空翻现象会造成逻辑上的混乱，使电路无法正常工作。
?;三、主从触发器
1.主从RS触发器
主从触发器由两个同步RS触发器以及两个相反的时钟脉冲组成，如图11-7所示。;图11-7中，由A、B、C、D四个“与非”门组成的同步触发器，称为从触发器；由E、F、G、H四个“与非”门触发器组成另一个同步触发器，称为主触发器。时钟脉冲CP直接控