基本信息

---

下载

文档摘要

---

成人高等教育《数字逻辑》复习资料

1、有[如图1]两个状态，条件（）可确定[如图2]和[如图3]不等价。

?图1?图2?图3

输出不同

2、摩尔型时序电路的输出（）。

仅与电路内部状态有关

3、米里型时序电路的输出（）。

与外输人和内部状态都有关

4、3：8线译码器（74LS138）的惟一输出有效电平是（）。

低

5、串行加法器的进位信号采用（）传递，而并行加法器的进位信号采用（）传递。

逐位，超前

6、要使3：8线译码器（74IS138）能正常工作，使能控制端[如图1]的电平信号应是（）。

?图1

100

7、图所示电路若为TTL门电路，输出高电平[如图1]，低电平[如图2]，