第五章电路级设计5.1集成电路工艺双极型(Bipolar)比MOS速度快，但需要更多的功耗比MOS有更高的跨导，因而有更好的信号放大功能相对高性能的MOS工艺，B;polar工艺步骤简单MOS(PMOS,NMOS,CMOS)功耗低，速度慢，驱动能力差。器件性能和器件的几何形状关系密切，因而能通过改变几何参数调节器件性能。器件密度比Bipolar高，易于大规模集成。第五章电路级设计5.1集成电路工艺BiCMOS-结合了Bipolar和MOS的优点，由于在同一芯片上构造二种器件结构，故工艺相对复杂。SOI技术-将Si生长在绝缘材料上，以形成理想的MOS器件。皿/V族材料如GaAs，能得到更好的温度特性和更快的速度，但其工艺制造水平尚不及硅工艺成熟。第五章电路级设计5.1集成电路工艺集成电路工艺的完整过程制备单晶材料切割成圆形的单晶片(Wafer)平面基本工艺---氧化层生长，离子注入，热扩散,淀积，选择性刻蚀和光刻，以及清洗等步骤的组合第五章电路级设计5.1集成电路工艺控制掺杂是平面工艺基础之一，掺入杂质的种类可以通过杂质源控制，硼通常作为形成p型半导体的杂质，而掺入微量的磷或砷则能形成n型半导体。掺入微量杂质的多少由不同的掺杂方式决定，一般当杂质浓度ND或NA=l0l6cm-3时，称为轻掺杂，而将杂质浓度=1018-102lcm-3时，称为重掺杂，常用的掺杂方式如下:第五章电路级设计5.1集成电路工艺外延:在硅表面再生长一层单晶硅。在生长过程申，将硅表面高温暴露在杂质源环境下，从而达到掺杂目的。扩散:包括预淀积和再分布二个过程，预淀积使硅平面暴露在高温杂质的环境下，其目的是在靠近材料内表面的地方形成一高浓度的杂质源。然后再将圭片放置在无杂质的高温环境下，将表面杂质准人半导体内部,故称为再分布,通过控制温度和时间能够控制杂质的浓度分布，扩散过程在温度=800度的情况下都会进行，因此随后的工艺步骤应尽可能在低温下进行是必要的。第五章电路级设计5.1集成电路工艺离子注入:将高能量的杂质原子打入硅片表面以达到掺杂目的;其掺杂控制能力比扩散方式强。掺杂的剂量由注人的杂质能量和时间决定。硅表面定域选择掺杂必须在晶片表面形成阻止杂质掺入的阻挡层(或称掩膜)。二氧化硅是常用的掩膜层材料。氧化方式有湿法和干法二种，干法氧化生成的氧化层质量较好,氧化在表面进行，一般氧化层约有50%的厚度是在初始硅表面上形成，另50%的厚则延伸至初始表面之下。除了氧化层之外，常用于掩膜层的材料还有光刻胶氮化硅和多晶硅。这些材料均能阻挡杂质的掺入，达到选择掺杂的目的。第五章电路级设计5.1集成电路工艺光刻工艺将电路版图设计的几何图形复制到硅片表面在SiO2层上涂上一层光刻胶，然后由计算机数据库中存放的图像用紫外光投射到硅片上，使硅片上的一部分区域曝光另一种方法是将版图设计的图像制成光刻掩膜版，掩膜版使局部光刻胶暴露在UV光线下，从而达到选择曝光的目的。由于光刻胶受紫外光照射其性质会改变，在曝光后的显影过程中受紫外照射的光刻胶可以用溶液(显影液)去掉，使硅片表面需要掺杂区域的二氧硅层暴露出来。第五章电路级设计5.1集成电路工艺在光刻显影之后紧接是刻蚀工艺,刻蚀工艺(腐蚀)是去除无保护层的表面材料的过程，一般有湿法和干法二种基本的腐蚀工艺，湿法腐蚀是用化学药品除去待腐蚀的材料，干法腐蚀所用的是具有化学活泼性的射频等离子体,用氢氟酸(HF)能腐蚀二氧化硅，而光刻胶是抗氢氟酸腐蚀的，因此暴露区域的二氧化硅层被腐蚀掉，使掺杂区域能够暴露在杂质环境下。最后在掺杂之前必须去掉光刻胶保护层，并清洗表面.第五章电路级设计5.1集成电路工艺光刻工艺和刻蚀工艺的误差对集成电路申最小线条分辨率的影响很大，用紫外光曝光时，所采用的系统可能是投影曝光系统和直接硅片步进重复曝光系统。在光刻掩膜版线条边缘产生的光衍射和光刻对准所引进的误差，便最小线宽限制在0.8um左右。为生长更小线宽的集成电路，必须采取电子束直接曝光系统.淀积--淀积是在硅片上淀积各种材料的薄膜，常用的方法有化学汽相淀积(CVD)，真空蒸发溅射.第五章电路级设计5.1集成电路工艺CMOS工艺抛光晶片作为MOS晶体管的衬底，由于CMOS工艺必须同时在晶片上构造NMOS和PMOS二种结构，因此必须在晶片上同时有二种渗杂的衬底，方法是在一种掺杂衬底上形成另一种杂质的阱。CMOS工艺根据衬底或阱的性质可分成以下四种主要的形式。n阱工艺，p阱工艺，双阱工艺，SOI工艺第五章电路级设计5.1集成电路工艺基本的n阱工艺流程p型轻掺杂晶片