;14.1组合逻辑电路的分析
所谓组合逻辑电路的分析，就是在给定逻辑电路的条件下，找出它的输出和输入之间的逻辑关系，并指出电路的逻辑功能。组合逻辑电路分析的任务和步骤是：
(1)根据指定的逻辑电路图写出输出函数的表达式。
(2)根据逻辑表达式列逻辑状态表(真值表)。
(3)分析逻辑状态表并说明逻辑电路的功能以及改进的方案。;【例14-1】分析图14-1(a)所示的逻辑电路。;解第一步：根据图示电路写出输出函数的表达式。如果门电路的级数很多，可以一级一级地写，对每一级的输出规定一个中间变量，如图14-1(a)中的Y1、Y2、Y3和W，最后再把中间变量用输入变量替换掉。;第二步：列逻辑状态表如表14-1所示。;第三步：说明逻辑功能及改进意见。
从逻辑状态表中可以看出这是一个“三输入不一致”电路，当三个输入变量相同时，输出为0；三个输入变量不同时，输出为1。改进的方案如图14-1(b)所示，改进后所用的门电路较少。;【例14-2】已知在图14-2所示的电路中，AB端加入波形不同的脉冲电路，分析该电路的功能。
解由图14-2可见，当M=0时，与非门1的输出恒为1，与A端的输入信号无关；同时，与非门2输出为1，因此与非门3的输出仅由B端的输入决定；又因为与非门1输出为1，与非门4的输出由与非门3决定，习惯上称门3此时被打开，所以输出F=B。
同理可得，当M=1时，输出F=A。
可见，虽然有两个信号同时加在电路的输入端，但可通过控制M电平的高低来选择F输出信号A还是信号B，这种电路称为选通电路。;;14.2组合逻辑电路的设计
组合逻辑电路的设计是分析的逆过程，它是根据给定的逻辑功能要求，设计出实现这些功能的最佳电路。组合逻辑电路设计的任务和步骤是：
(1)根据题目对逻辑功能的要求定义输入和输出变量、列逻辑状态表，并由逻辑状态表写出逻辑函数的标准与或式。
(2)根据题目指定使用的器件类型进行化简，若未指定器件类型，则器件类型可以任选。
(3)画出逻辑电路图。;【例14-3】设计一个逻辑电???供三人(A，B，C)表决使用。每人有一电键，如果他赞成，就按电键，表示１；
如果不赞成，则不按电键，表示0，表决结果用指示灯来表示。如果多数赞成，则指示灯亮，Y=1；反之则不亮，Y=0。
解(1)由题意列出逻辑状态表。共有八种组合，其中Y=1的取值情况只有四种组合。逻辑状态表如表14-2所示。;;(2)由逻辑状态表写出逻辑式:
(3)应用逻辑代数运算法则对上式进行变换和化简：
(4)由逻辑式画出逻辑图。由化简后的逻辑式画出逻辑图，如图14-3所示。;;【例14-4】设计一个8421码乘以5的组合逻辑电路，使其电路的输入和输出都是8421码，并证明该逻辑电路
不需要任何门电路。
解第一步：列逻辑状态表。输入变量是一位
8421码，用X3X2X1X0表示；输出是二位8421码，用
X7X6X5X4X3X2X1X0表示，其表示过程如表14-3所示。;;第二步：写出输出函数的表达式，通过观察逻辑状态表就可以得到。
Y7=Y3=Y1=0，Y5=X2，
Y2=Y0=X0，Y6=X3，Y4=X1
第三步：画逻辑图。输出表达式说明实现该功能不需要任何门电路，只用连线将输入变量0连接到输出变量上，如图14-4所示。;;14.3加法器
14.3.1半加器
所谓“半加”，就是只求本位的和，暂不管低位送来的进位数。
;设两个一位二进制数A、B相加，S表示A和B两个数半加和，C为进位。根据二进制数加法运算法则，可以列出半加器的逻辑状态表，如表14-4所示。由逻辑状态表写出逻辑
表达式：
根据上述分析，半加器可用一个异或门和一个与门实现。半加器的逻辑电路如图14-5(a)所示，其逻辑符号如图
14-5(b)所示。;;;14.3.2全加器
在进行多位二进制数相加时，不仅要考虑某一位被加数与加数相加，还要考虑来自低位的进位。一位二进制数全加器是一个具有三个输入端和两个输出端的，能对被加数、加数以及来自低位的进位相加得到“全加和”和“全加进位”的组合电路。一位二进制数全加器的逻辑状态表如表14-5所示，逻辑图及逻辑符号如图14-6(a)、(b)所示。;;;其中Ai、Bi、Ci-1分别代表输入的被加数、加数以及来自低位的进位，Si是本位和，Ci是向高位的进位。根据逻辑状态表写出输出函数的表达式如下：;14.4编码器
用数字或某种文字和符号来表示某一对象或信号的过程，称为编码。十进制编码和文字符号的编码虽然在日