基本信息

---

下载

文档摘要

---

可选频率倍乘的时钟缓冲器电路分析综述

可选频率倍乘的时钟缓冲器电路主要由三部分组成，分别是：比较电路、加法电路和选通电路。第一部是最主要的部分，为由运放组成的电压比较器；第二部分加法电路，由运放和电阻构成；第三部分为输出信号选通电路，由传输门构成，保证电路输出为一路输出。整个电路构成前两部分较为重要。下面分析各个部分电路组成以及设计原理。

1.1比较电路

电压比较器是用来比较电压大小的，比较的结果的依据是模拟电压信号与参考电压的大小，以此来确定输出结果，经过电压比较器比较之后，一定的高低电平将会作为其输出结果。当u+u-时,UO输出高电平,当u+u-时,UO输出低电平，电压比较器具有非线性开