基本信息

---

下载

文档摘要

---

可选频率倍乘的时钟缓冲器的原理设计案例

每种电子系统所需要的时钟缓冲器电路的性能参数、电路结构差别很大。缓冲器不对输入的值执行任何运算，其输出的值和输入的值相同。常规缓冲器一般用高电平、低电平、高阻态读/写控制电路来接受相应控制信号，目的是为了控制数据的输入与输出。三态门决定三态缓冲器的数据传输方向，所以三态数据缓冲器可以用做数据输入与输出的通道。带缓冲器的门电路还有较多的优点，例如输出波形对称性较好、交流电压增益较大、输入电容小等等。但是，附加缓冲级之后传输延迟增长的缺点也随之而来。由此看来，带缓冲器的门电路更适合在高速电路系统应用。在实际电路中，时钟缓冲器最常见的用处是负责寄存数据。本章主