3.1逻辑代数卡诺图中四个相邻项也可以合并为一项，并消去其中两个取值不同的变量。图3-9给出了两变量卡诺图中四个相邻项的合并情况。第29页，共65页，星期日，2025年，2月5日3.1逻辑代数卡诺图中八个相邻项可以合并为一项，并消去其中三个取值不同的变量。图3-10给出了五变量卡诺图中八个相邻项合并的情况，也给出了五变量卡诺图中镜像相邻的最小项合并的情形。第30页，共65页，星期日，2025年，2月5日3.1逻辑代数卡诺图中合并的结果表示：圈“1”将最小项合并为乘积项，所有卡诺圈对应的乘积项之和就是最简与或式。乘积项的书写规则：卡诺圈对应的自变量取值为“1”时，则该自变量在乘积项中取原变量形式；取值为“0”时，为反变量形式。圈“0”对应于最大项的合并，每个圈中的最大项合并为一个和项，所有卡诺圈对应的和项之积就是最简或与式。和项中的书写规则：取值为“0”的自变量写成原变量形式，取值为“1”的自变量写成反变量形式。说明：卡诺图上圈“1”的原则圈的个数最少。每个圈尽可能大。为了防止化简后的表达式中出现冗余项，必须保证卡诺图中的每个圈中至少有一个“1”（或“0”）是没有被其它圈圈过的。第31页，共65页，星期日，2025年，2月5日3.1逻辑代数3）卡诺图化简逻辑表达式举例【例3-7】用卡诺图化简F(A,B,C,D)=?m(0,3,9,11,12,13,15)，写出最简与或式。解：步骤：A.画出四变量卡诺图；B.填图（将最小项对应的“1”填入卡诺图）；C.圈“1”（先圈孤立的“1”，再圈只有一种合并方式的两个“1”，然后是四个“1”，…）D.读出（将化简结果读出，写出最简与或式）最简与或式为：第32页，共65页，星期日，2025年，2月5日3.1逻辑代数【例3-8】用卡诺图化简函数F(A,B,C,D)=?m(1,2,3,4,5,6,7,11)，分别求出最简与或式和最简或与式。第33页，共65页，星期日，2025年，2月5日3.2门电路用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。基本门电路“与门”、“或门”、“非门”分别对应实现三种基本逻辑运算与、或、非。组合门电路对应实现组合逻辑运算。用基本的门电路可以构成复杂的逻辑电路，完成任何逻辑运算功能，这些逻辑电路是构成计算机及其他数字电路的重要基础，门电路的功能可描述如图：所有门电路都满足如下特点：每个单元都有若干个输入端、1个输出端每端只有两种不同的稳定状态，逻辑“真”或“假”，或称“1”或“0”第34页，共65页，星期日，2025年，2月5日3.2门电路3.2.1三种基本门1．与门与门对应与运算。我们可以把与门的功能描述为：当且仅当所有的输入端状态都为1时，输出端状态才为1，否则为0。或者：只要有一个输入端为0，输出端就为0。2．或门或门对应或运算。功能可描述为：当且仅当所有的输入端状态都为0时，输出端状态才为0，否则为1。或者：只要有一个输入端为1，输出端就为1。3．非门与门对应非运算。其输出端状态永远与输入端相反。国内、国际常用的三种基本门电路的符号如图所示：第35页，共65页，星期日，2025年，2月5日3.2门电路3.2.2门电路的真值表我们也可把门电路的功能真值用表来概括。真值表中左半部分对应所有可能的输入状态组合（输入组合一般以二进制计数顺序填写），右半部分是相应于输入组合的输出状态。两输入端与门、或门及非门真值表见表（a）、（b）及（c）。总结与门、或门真值表，我们归纳如下：0和任何数相与都为01和任何数相与都为另一个数本身1和任何数相或都为10和任何数相或都为另一个数本身第36页，共65页，星期日，2025年，2月5日3.2门电路3.2.3门电路的波形图真值表能全面反映出门电路输出端与输入端之间的逻辑关系，但却不能形象反映输出端与输入端之间瞬间的逻辑关系。波形图却可形象地表示出输出端与输入端之间瞬间的逻辑关系。