1．增强型DRAM(EDRAM)增强型DRAM(EDRAM)改进了CMOS制造工艺，使晶体管开关加速，其结果使EDRAM的存取时间和周期时间比普通DRAM减少一半，而且在EDRAM芯片中还集成了小容量SRAMcache(有关cache的原理见7．3节)。例如，在4Mb(1MX4位)EDRAM芯片中，内含4MbDRAM和2Kb(512X4位)SRAMcache。4Mb(1MX4位)DRAM的访问地址为20位，其中11位为行地址，9位为列地址，片内的SRAM与DRAM之间的总线宽度为256字节(2Kb)，因此在SRAM中保存的是最后一次读操作所在行的全部内容(29X4位，即512X4位)，如果下次访问的是该行内容，则可直接访问快速SRAMcache。*第62页，共104页，星期日，2025年，2月5日2．cacheDRAM(CDRAM)其原理与EDRAM相似，其主要差别是SRAMcache的容量较大，且与真正的cache原理相同。在存储器直接连接处理器的系统中，cacheDRAM可取代第二级cache和主存储器(第一级cache在处理器芯片中)。CDRAM还可用作缓冲器支持数据块的串行传送。例如，用于显示屏幕的刷新，CDRAM可将数据从DRAM预取到SRAM中，然后由SRAM传送到显示器。*第63页，共104页，星期日，2025年，2月5日3.EDODRAM扩充数据输出(extendeddataout，简称EDO)，它在完成当前内存周期前即可开始下一内存周期的操作，因此能提高数据带宽或传输率。*第64页，共104页，星期日，2025年，2月5日4．同步DRAM(SDRAM)具有新结构和新接口的SDRAM已被广泛应用于计算机系统中。它的读写周期(10ns～15ns)比EDODRAM(20ns～30ns)快，有望取代EDODRAM。*第65页，共104页，星期日，2025年，2月5日典型的DRAM是异步工作的，处理器送地址和控制信号到存储器后，等待存储器进行内部操作(选择行线和列线，读出信号放大，并送输出缓冲器等)，此时处理器只能等待，因而影响了系统性能。而SDRAM与处理器之间的数据传送是同步的，在系统时钟控制下，处理器送地址和控制命令到SDRAM后，在经过一定数量(其值是已知的)的时钟周期后，SDRAM完成读或写的内部操作。在此期间，处理器可以去进行其他工作，而不必等待之。*第66页，共104页，星期日，2025年，2月5日SDRAM的内部逻辑如图4．17所示。SDRAM采用成组传送方式(即一次传送一组数据)，除了传送第一个数据需要地址建立时间和行线充电时间以外，在以后顺序读出数据时，均可省去上述时间，因此SDRAM对读出存储阵列中同一行的一组顺序数据特别有效；对顺序传送大量数据(如字处理和多媒体等)特别有效。图4．17中的方式寄存器和控制逻辑给用户提供了附加的功能：①允许用户设置成组传送数据的长度；②允许程序员设定SDRAM接收命令后到开始传送数据的等待时间。另外，SDRAM芯片内部有两个存储体，提供了芯片内部并行操作(读／写)的机会。*第67页，共104页，星期日，2025年，2月5日图4.17同步动态随机存储器(SDRAM)*第68页，共104页，星期日，2025年，2月5日5．RambusDRAM(RDRAM)由Rambus公司开发的RambusDRAM着重研究提高存储器频带宽度问题。该芯片采取垂直封装，所有引出针都从一边引出，使得存储器的装配非常紧凑。它与CPU之间传送数据是通过专用的RDRAM总线进行的，而且不用通常的RAS，CAS，WE和CE信号。该芯片采取异步成组数据传输协议，在开始传送时需要较大存取时间(例如48ns)，以后可达到500Mb／s的传输率。能达到这样的高速度是因为精确地规定了总线的阻抗、时钟和信号。RDRAM从高速总线上得到访存请求，包括地址、操作类型和传送的字节数。Rambus得到Intel公司的支持，其高档的PentiumIII处理器将采用RambusDRAM结构。*第69页，共104页，星期日，2025年，2月5日6．集成随机存储器(IRAM)将整个DRAM系统集成在一个芯片内，包括存储单元阵列；刷新逻辑；裁决逻辑、地址分时、控制逻辑及时序等。片内还附加有测试电路。*第70页，共104页，星期日，2025年，2月5日7．ASICRAM根据用户需求而设计的专用存储器芯片，它以RAM为中心，并结合其他逻辑功能电路。例如，视频存储器(videomemory)是显