第四章ARM微处理器存储系统;提纲;存储器技术指标;嵌入式系统存储系统;嵌入式系统中半导体存储器类型;单译码可读/写存储器的基本结构;读操作;写操作

;提纲;随机访问存储器（RAM）;存储单元;采用双译码的SRAM存储结构，存储器地址线宽度为m+n位，数据总线1位，共可寻址访问2m+n个存储位。;单管和双管构成的DRAM;DRAM芯片及其基本内部框图;DRAM存储元电容存在漏电现象，电容上的高电位状态通常只能保持几个毫秒。为了使DRAM能够有效地存储信息，就必须定期为已充电的电容补充电量，即进行DRAM的刷新操作。为此，需要在处理器和DRAM之间增加一个DRAM控制器芯片，如ARM的CoreLinkDMC-400/500/520等，并由用户根据DRAM芯片的特性设置刷新周期参数。在嵌入式系统设计中，部分嵌入式处理器内部集成了一个或多个DRAM控制器并提供不同的刷新机制，如ARMCortex-M3LPC1787处理器、基于ARM926EJ内核的Z228SoC处理器、S3C2410X、Jupiter以太网处理器以及早期的ElanSC310MCU等，这可以简化硬件逻辑的设计。;2.DRAM刷新机制所导致的另一个问题是访问延迟。在进行DRAM刷新期间，DRAM控制器会向CPU发出DRAM忙的信号，CPU的读/写请求将被延迟。这降低了DRAM的访问效率以及系统的总体性能。为了解决这一问题，进一步提高访问速度以及效率，在DRAM的发展过程中也就不断发展、衍生出了不同的技术解决方案。

1）快速页模式（FPM）DRAM

根据数据访问的局部性原理，CPU通常会访问同一行多列数据。因此，在触发了行地址后，CPU可以连续输出多个列地址来访问不同的位。若待访问的数据在同一行，那么地址输出可以由传统DRAM的2n次减少到n+1次。;2）扩展数据输出（ED0）DRAM

继FPMDRAM之后，出现EDODRAM技术。在传统DRAM和FPMDRAM访问，只有等待行、列地址输出稳定一段时间后才能访问相应的位，是一个完全串行的访问方式。实际上，无须等待此次访问是否完成，只要达到规定的地址有效时间就可以输出下一个地址。EDODRAM中就是利用这一特点更进一步地缩短了下一位的地址输出准备时间，提高了访问效率。

3）双倍速SDRAM（DDRSDRAM）

在SDRAM基础上，进一步发展出了双倍数据速率SDRAM，即DDRSDRAM，简称DDR。DDR的最??特点是：在时钟信号上升沿与下降沿各传输一次数据，数据传输速度可以达到传统SDRAM的两倍。而且，仅额外地采用了下降沿信号，因此其能耗并无明显增加。随着颗粒架构的不断创新，DDR已经历DDR2、DDR3发展到现在的DDR4。;MT41K128M16JTDDR3LSDRAM逻辑

;MT41K128M16JT状态框图

;在读、写操作之前必须激活MT41K128M16JT存储体。一旦一个存储体被激活，它就必须在此存储体的下一条激活命令发出之前进行预充电。当对一个存储体读或者写访问之后，如果下一次要访问的行和当前的行不是同一行，需要对当前行进行预充电。DDR最频繁的操作是读和写。当读命令发出时，地址总线上出现的就是要读的起始地址，1~3个时钟周期后要读的数据就会出现在数据总线上。当写命令发出时，起始地址和数据就分别出现在数据总线上。在读操作期间，数据出现在数据总线上的周期数是由CAS延时（CL）决定的。由存储器时钟频率和DDR的速度计算出CL的取值。在DDR中读和写操作被称为突发读和突发写，每次可以读/写1个字长、4个字长，也可以是8个字长，选择的字长叫突发长度。MT41K128M16JT内部有刷新计数器，无须外部控制。在自动刷新命令发出之前，所有存储体都必须经过预充电并已经处于空闲状态。MT41K128M16JT有模式寄存器，它的各种模式是：CAS延时、地址模式、突发长度、突发类型和测试模式等。通过模式寄存器的配置命令，将值写入到模式寄存器中。;双端口RAM

;从形式上，将采用两套独立访问接口的RAM存储器称为双端口RAM（Dual-PortRAM，DPRAM），如图所示。它拥有两套独立的数据线、地址线和读/写控制线，是两个CPU系统之间快速传输块数据的有效方式，广泛应用于采用主从处理器的无线系统、音视频处理及控制系统等。不同DPRAM在存储容量、操作模式、存储架构、最大访问时间、封装类型、电源电压等方面存在差异，容量可以由几十Kb到几十Mb等，额定电压一般为1.8V、3.2V、或5V。;提纲;只读存储器（ROM）;掩膜ROM;掩膜ROM;PROM存储单元;SIMOS管结构、符号和EPROM电路;FLOTOX管结构和E2PROM存储元;提纲