第二章嵌入式处理器及ARM微处理器体系结构;提纲;Ampro公司的Encore400系统板;处理器性能指标;提纲;ARM公司;ARM的发展策略;ARM体系主要特征;ARM的体系架构-V1版架构;ARM的体系架构-V2版架构;ARM的体系架构-V3版架构;ARM的体系架构-V4版架构;THUMB指令集(‘T’);处理器的操作状态;ARM7TDMI的3段流水线操作

;ARM的体系架构-V5版架构;ARM的体系架构-V6版架构;ARM的体系架构-V7版架构;提纲;ARM架构与ARM处理器对应关系;ARM结构体系和处理器家族的演变发展;ARM处理器;ARM处理器;如何对ARM处理器进行选型（1）;如何对ARM处理器进行选型（2）;如何对ARM处理器进行选型（3）;如何对ARM处理器进行选型（4）;如何选择多芯核结构ARM芯片;主要的ARM芯片提供商;提纲;基本的计算机系统;模型机结构图;模型机的CPU结构图;模型机的存储结构图;左图为模型计算机的读操作：读存储器04H单元的值84H，通过DB送给CPU。

右图为模型计算机的写操作：往地址10H单元里写数据26H。;ARM9的5级流水线;FETCH：从存储器中取出指令，并将其放入到指令流水线。

DECODE：指令被译码，从寄存器堆中读取寄存器操作数。

EXECUTE：将其中的一个操作数移位，并在ALU中产生结果。如果指令是Load或Store指令，则在ALU中计算存储器的地址。

MEMORY：如果需要则访问数据存储器，否则ALU只是简单缓冲一个时钟周期。

WRITE：将指令的结果回写到寄存器堆，包括任何从寄存器读出的数据。;影响流水线的因素;提纲;ARM处理器有如下40个32位长的寄存器。

33个通用寄存器。

6个状态寄存器：1个CPSR（CurrentProgramStatusRegister，当前程序状态寄存器），6个SPSR（SavedProgramStatusRegister，备份程序状态寄存器）。

1个PC（ProgramCounter，程序计数器）。;ARM微处理器的存储器组织;ARM处理器共有7种不同的处理器模式，在每一种处理器模式中都有一组相应的寄存器组，上图列出了ARM处理器的寄存器组织概要。

当前处理器的模式决定着哪组寄存器可操作，任何模式都可以存取下列寄存器。

相应的R0~R12。

相应的R13（StackPointer，SP，栈指向）和R14（theLinkRegister，LR，链路寄存器）。

相应的R15（PC）。

相应的CPSR。;ARM的程序状态寄存器（CPSR）简介;ARM数据类型-ARM的基本数据类型;ARM???据类型-ARM的基本数据类型;5.Load/Store数据传输指令可以从存储器存取传输数据，这些数据可以是字节、半字、字。加载时自动进行字节或半字的零扩展或符号扩展。对应的指令分别为LDR/BSTRB

6.（半字操作）LDR/STR（字操作）。

7.ARM指令编译后是4个字节（与字边界对齐）。Thumb指令编译后是2个字令（与半字边界对齐）。;提纲;恩智浦i.MX6Solo/6DL处理器介绍;博创依托i.MX6Solo/6DL的内核版;i.MX6Solo/6DL嵌入式教学科研平台;i.MX6Solo/6DL嵌入式教学科研平台硬件框图;平台硬件连接;软件：超级终端、XSHELL、MINICOM等

拨码：EMMC启动

开发板可以通过核心板端OM跳线选择启动方式，系统出厂模式使用EMMC启动方式，启动前请确认拨码是否正确。（切勿带电情况下用手触摸核心板电路，否则系统硬件容易损坏！）;平台硬件连接-建立串口超级终端;平台硬件连接-启动i.MX6Solo/6DL开发板