基本信息
文件名称:2025年大学试题(计算机科学)-计算机体系结构笔试考试历年典型考题及考点含含答案.docx
文件大小:353.3 KB
总页数:22 页
更新时间:2025-06-28
总字数:约1.04万字
文档摘要

2025年大学试题(计算机科学)-计算机体系结构笔试考试历年典型考题及考点含含答案

(图片大小可自由调整)

第1卷

一.参考题库(共100题)

1.按照产生失效的原因不同,可以把失效分为以下3类()、()和()。

2.多处理机系统由多个不同类型的处理机组成。

3.对机器语言程序员透明的是()。

A、中断字

B、主存地址寄存器

C、通用寄存器

D、条件码

4.DLX流水线中,定向技术的主要思想是什么?如何实现?

5.采用组相联映像的Cache存储器,为提高其等效性访问速度应()。

A、增大主存容量(Cache大小不变)

B、增加Cache的块数(块的大小不变)

C、减小组的大小(块的大小不变)

D、减小块的大小(组的大小不变)

6.流水线消除速度瓶颈的方法有()和瓶颈子过程多套并联两种。

7.在写回法中,可采用什么方法减少在替换时块的写回?

8.多处理机系统中的素数模低位交叉存储器可以避免所有访存冲突。

9.假定某计算机的CPU主频为500MHz,所连接的某个外设的最大数据传输率为20KBps,该外设接口中有一个16位的数据缓存器,相应的中断服务程序的执行时间为500个时钟周期,则是否可以用中断方式进行该外设的输入输出?假定该外设的最大数据传输率改为2MBps,则是否可以用中断方式进行该外设的输入输出?

10.对于容量一定的Cache,相联度越高,则()失效就越少。而()失效和()失效不受相联度的影响。

11.假定一台32位字长的机器中带符号整数用补码表示,浮点数用IEEE754标准表示,寄存器R1和R2的内容分别为R1:0000108BH,R2:8080108BH。不同指令对寄存器进行不同的操作,因而,不同指令执行时寄存器内容对应的真值不同。假定执行下列运算指令时,操作数为寄存器R1和R2的内容,则R1和R2中操作数的真值分别为多少? (1)无符号数加法指令 (2)带符号整数乘法指令 (3)单精度浮点数减法指令

12.四种I/O工作方式是什么?

13.不同系列的机器之间,实现可移植性的途径不包括()

A、采用统一的高级语言

B、采用统一的汇编语言

C、模拟

D、仿真

14.Amdahl定律揭示的性能递减规则说明如果仅仅对计算机中的一部分做性能改进,则改进越多,系统获得的效果越小。

15.0~15共16个处理单元用单级PM2-3互连网络连接,第5号处理单元将连至第()号处理单元。

16.多级存储层次是利用程序局部性原理来设计的。

17.对于Cache的两种写策略,采用“污染位”标志的是(),采用写缓冲器减少CPU写等待的是()。

18.解释读后写相关及其在DLX中发生的情况。

19.不同机器有不同的(),RISC指令系统是()指令系统的改进。

20.计算机系统包括()和()两个组成部分。软件根据用途不同可分为()和()。

21.当代流行的标准总线追求与()、()、()无关的开发标准。

22.组相联或直接映象Cache中才可能存在冲突失效。

23.不同的多级互联网络反映在()上各有不同。

A、所用的交换开关的功能多少

B、拓扑结构

C、控制方式

D、结点数目

24.硬布线控制器的基本思想是:某一()控制信号是()译码输出.、()信号、()信号的逻辑函数。

25.什么是闪速存储器?它有哪些特点?

26.无需对硬件做任何改进就可以降低失效率的方法是()。

27.在基本DLX流水线基础上,避免控制相关的方法有哪些?

28.设置中断屏蔽位是为了由操作系统来动态改变中断响应的优先级。

29.有统一的时钟协调各个设备操作的总线是同步总线。

30.紧耦合多处理机中,各处理机运行的程序段之间如有先写后读数据相关是不能并行的。

31.数据通路宽度指的是二次分配总线期间所传送的数据总量。

32.选择通道,设备要求通道的最大流量应是通道所接各设备速率的()。

33.DLX的浮点操作有加、减、乘、除。后缀D(如ADDD、SUBD)代表()操作;而后缀F(如ADDF、SUBF)代表()操作。

34.输入输出数据不经过CPU内部寄存器的输入输出方式是()

A、程序控制输入输出方式

B、中断输入输出方式

C、直接存储器