第4章组合逻辑电路;4.1组合逻辑电路的分析;【例4-1】分析图4-2所示组合逻辑电路的逻辑功能。解：根据给出的逻辑图，逐级推导出输出端的逻辑函数表达式：;;表4-1例4-1真值表;表4-2半加器真值表;4.2组合逻辑电路的设计;上述“最正确化〞是从满足工程实际需要提出的。显然，“最小化〞电路不一定是“最正确化〞电路，必须从经济指标和速度、功耗等多个指标综合考虑，才能设计出最正确电路。
组合逻辑电路可以采用小规模集成电路实现，也可以采用中规模集成电路器件或存储器、可编程逻辑器件来实现。虽然采用中、大规模集成电路设计时，其最正确含义及设计方法都有所不同，但采用传统的设计方法仍是数字电路设计的根底。因此下面先介绍采用设计的实例。;组合逻辑电路的设计一般可按以下步骤进行：
①逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象，首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。
②选择器件类型。根据命题的要求和器件的功能及其资源情况决定采用哪种器件。例如，中选用MSI组合逻辑器件设计电路时，对于多输出函数来说，通常选用译码器实现电路较方便，而对单输出函数来说，那么选用数据选择器实现电路较方便。
③根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式。当采用SSI集成门设计时，为了获得最简单的设计结果，应将逻辑函数表达式化简，并变换为与门电路相对应的最简式。
④根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。;【例4-2】设计一个一位全减器。
①列真值表。
全减器有三个输入变量：被减数An、减数Bn、低位向本位的借位Cn；有两个输出变量：本位差Dn、本位向高位的借位Cn+1，其框图如图4-5(a)所示。;图4-4全减器框图及K图
(a)框图;(b)Cn+1；(c)Dn;②选器件。
选用非门、异或门、与或非门三种器件。
③写逻辑函???式。
首先画出Cn+1和Dn的K图如图4-5(b)、(c)所示，然后根据选用的三种器件将Cn+1、Dn分别化简为相应的函数式。由于该电路有两个输出函数，因此化简时应从整体出发，尽量利用公共项使整个电路门数最少，而不是将每个输出函数化为最简当用与或非门实现电路时，利用圈0方法求出相应的与或非式为;当用异或门实现电路时，写出相应的函数式为;④画出逻辑电路。;4.3假设干常用的组合逻辑电路;(1)二进制编码器
用n位二进制代码对N=2n个一般信号进行编码的电路，叫做二进制编码器。例如n=3，可以对8个一般信号进行编码。这种编码器有一个特点：任何时刻只允许输入一个有效信号，不允许同时出现两个或两个以上的有效信号，因而其输入是一组有约束(互相排斥)的变量。
现以三位二进制编码器为例，分析编码器的工作原理。图4-9是三位二进制编码器的框图，它的输入是I0~I78个高电平信号，输出是三位二进制代码F2、F1、F0。为此，又把它叫做8线—3线编码器。输出与输入的对应关系如表4-6所示。;图4–6三位二进制8线—3线编码器框图;表4–4三位二进制编码器的真值表;由表4-4可得出编码器的输出函数为;图4–7三位二进制编码器;(2)优先编码器
优先编码器常用于优先中断系统和键盘编码。与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。常用的MSI优先编码器有10线—4线(如74LS147)、8线—3线(如74LS148)。
74LS148二进制优先编码器的逻辑符号如图4-12所示。功能表如表4-8所示。;图4–874LS148逻辑符号;表4–574LS148的功能表;图4-8中，小圆圈表示低电平有效，各引出端功能如下：
7~0为状态信号输入端，低电平有效，7的优先级别最高，0的级别最低；
C、B、A为代码(反码)输出端，C为最高位；
E1为使能(允许)输入端，低电平有效；当E1=0时，电路