项目4——高速信号发生器

任务要求与组织逻辑项目四高速信号发生器任务要求与组织逻辑以FPGA和DAC器件为核心，完成正弦波信号的生成。峰峰值：均不小于6V；频率：1）4.1节，300KHz，误差10%，肉眼观察无明显失真；2）4.2节，125MHz/32，误差1%，肉眼观察无明显失真；3）4.3节，1MHz，误差1Hz，且肉眼观察波形细节处尽可能光滑。项目4任务

回忆：项目3任务回顾任务要求与组织逻辑项目三设计核心：计数器。核心

项目4章节组织逻辑任务要求与组织逻辑什么是信号发生器信号发生器是一种可以生成各种频率、波形和幅度电信号的设备。应用在哪些领域各种波形中