基本信息
文件名称：基于CMOS工艺的低抖动电荷泵锁相环电路的研究与设计.pdf
文件大小：18.36 MB
总页数：82 页
更新时间：2025-08-08
总字数：约10.35万字
文档摘要
摘要
随着信息时代的迅速发展，无线通信技术的应用越来越广泛，因此对时钟信号的
要求也越来越高。锁相环由于能够提供高性能的时钟信号，并且具有低功耗、高集成
度等特点而被广泛应用于无线通信技术中，但在不同的应用场合下对锁相环性能指标
会有不同的要求，因此，锁相环的设计是一个重要的课题。
本文中所设计的锁相环电路是采用0.18
?m的TSMC
CMOS工艺，被应用于DDR
系统当中，它的输入频率范围为2