数字系统设计与VerilogHDL

(第9版）;数字系统设计与VerilogHDL（第9版）;第10章

TestBench测试与时序检查;VerilogHDL的系统任务和系统函数主要用于仿真。系统任务和系统函数均以符号“$”开头，一般在intial或always过程块中对其进行调用；用户也可以通过编程语言接口（PLI）将自己定义的系统任务和系统函数加到系统中，用于仿真和调试。;$display和$write用于输出仿真结果，可以把变量和代码运行结果打印在TCL窗口上，供调试者知晓代码运行情况。

使用格式:

$display(格式控制符，输出变量名列表);

$write(