基本信息

---

下载

文档摘要

---

图13-17加法计数器的逻辑电路图因此，高位触发器的CP端应接低位的Q端。计数前，先在各触发器的端加一置“0”负脉冲，使所有的触发器F0～F3全部处于“0”状态，即Q0=Q1=Q2=Q3=0，这种情况称计数器清“0”。已清“0”的所有计数器初始状态为“0”，即计数器为“0000”状态。当第一个脉冲结束时，触发器F0由0变为1，即Q0由0变为1，F0由0变为1产生一正跳变，它对F1不起作用，这时计数器呈Q3Q2Q1Q0=0001状态。当第二个脉冲结束时，触发器F0由1变为0，即Q0＝0，＝1，由于Q0由1变为0产生负跳变，送至F1的输入端，于是F1由0变为