（3）用示波器测量出输出脉宽TW的值。TTW理论值：方法同测周期。第29页，共45页，星期日，2025年，2月5日四、实验报告
1．整理实验数据及结果，绘出实测波形图。
2．将实测值与理论值比较，分析误差原因。
?五、思考题（写在实验报告中）
1．怎样在单稳电路中加一窄脉冲形成电路，使其能处理宽脉冲触发信号？2．试改接电路，使其成为占空比可调的振荡器。第30页，共45页，星期日，2025年，2月5日
组合逻辑电路
（半加器全加器及逻辑运算）曲靖师范学院物理实验示范中心赵德荣第31页，共45页，星期日，2025年，2月5日三、预习要求1.预习组合逻辑电路的分析方法。2.预习用与非门和异或门构成的半加器、全加器的工作原理。3.预习二进制数的运算。第32页，共45页，星期日，2025年，2月5日数字电路实验课件第1页，共45页，星期日，2025年，2月5日实验一门电路逻辑功能测试一、实验目的1．熟悉集成集成逻辑门电路逻辑的功能及应用。2．掌握集成电路的应用及测试方法。第2页，共45页，星期日，2025年，2月5日二、实验设备数字电路实验箱集成电路74LS00＼74LS86＼74S64数字万用表示波器第3页，共45页，星期日，2025年，2月5日三、实验内容及步骤74LS20引脚图第4页，共45页，星期日，2025年，2月5日连线原理图输入输出DCBAY0000100011001010110111110第5页，共45页，星期日，2025年，2月5日多余输入端的处理与非门多余输入端的处理或非门多余输入端的处理第6页，共45页，星期日，2025年，2月5日表二输入端及其状态输出ABCDJKEFGHI111100000001111010000000001100000000011000000001000000000011000000第7页，共45页，星期日，2025年，2月5日74S64引脚图第8页，共45页，星期日，2025年，2月5日测试电路逻辑功能ABZ输入输出BAZ00011011第9页，共45页，星期日，2025年，2月5日ZAB输入输出BA预习ZZ00011011第10页，共45页，星期日，2025年，2月5日四、实验报告
画出实验电路，作出实测功能表。整理数据，写出实验报告。预习组合电路实验。
第11页，共45页，星期日，2025年，2月5日实验二组合电路实验
一、实验目的1．熟悉集成集成电路分析方法。2．验证半加器和全加器的逻辑功能。第12页，共45页，星期日，2025年，2月5日二、实验设备数字电路实验箱集成电路74LS00，74LS86，74S64万用表示波器第13页，共45页，星期日，2025年，2月5日完成半加器测试填表ZABY第14页，共45页，星期日，2025年，2月5日加法器加法器的基本概念及工作原理加法器——实现两个二进制数的加法运算1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。列出半加器的真值表：画出逻辑电路图。由真值表直接写出表达式:第15页，共45页，星期日，2025年，2月5日如果想用与非门组成半加器，则将上式用代数法变换成与非形式：由此画出用与非门组成的半加器。第16页，共45页，星期日，2025年，2月5日2．全加器——能同时进行本位数和相邻低位
的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：第17页，共45页，星期日，2025年，2月5日根据逻辑表达式画出全加器的逻辑电路图：
第18页，共45页，星期日，2025年，2月5日实验小结常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少用MSI