基本信息

---

下载

文档摘要

---

片上网络核内路由：体系结构创新与性能优化研究

一、引言

1.1研究背景与意义

1.1.1片上网络发展背景

在过去的几十年里，集成电路制造工艺技术遵循着“摩尔定律”飞速发展。国际半导体技术发展路线图（ITRS）曾预测，到特定年份IC制造技术将达到极小的制程节点，每平方毫米集成的晶体管数目将达到惊人的数量。随着晶体管数量的急剧增加，一方面极大提升了单核处理器的性能；但另一方面，也为处理器架构的设计带来了诸多棘手的问题与挑战，如功耗大幅增加、资源利用率降低、可靠性下降等。并且，通过提高处理器主频、采用先进指令集和大容量高速缓存阵列等传统方式来提升单核处理器性能，与所付出的急剧增加的功耗