P3.14以下为TTL门电路，问输出逻辑（输入端负载特性）第62页，共87页，星期日，2025年，2月5日TTL门电路输入端负载特性计算返回等效高电平,和高电平效果相同,但不允许直接输入此电平作为高电平!第63页，共87页，星期日，2025年，2月5日5400/7400Datasheet第64页，共87页，星期日，2025年，2月5日第65页，共87页，星期日，2025年，2月5日常见封装形式DualIn-linePackage双列直插式封装BallGridArrayPackage球栅阵列封装SmallOutlinePackage小外形封装QuadFlatPackage四角扁平封装第66页，共87页，星期日，2025年，2月5日7400TTL2输入端四与非门
7401TTL集电极开路2输入端四与非门
7402TTL2输入端四或非门
7403TTL集电极开路2输入端四与非门
7404TTL六反相器
7405TTL集电极开路六反相器
7406TTL集电极开路六反相高压驱动器
7407TTL集电极开路六正相高压驱动器
7408TTL2输入端四与门
7409TTL集电极开路2输入端四与门
7410TTL3输入端3与非门7411TTL3输入端3与门7412TTL开路输出3输入端三与非门
74133TTL13输入端与非门
74136TTL四异或门常见TTL门电路型号第67页，共87页，星期日，2025年，2月5日3.5.5其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门ABY000010100111多发射极三极管第68页，共87页，星期日，2025年，2月5日2.或非门只有T2和T2’同时截止时,输出才会为高电平,否则输出低电平ABY001第69页，共87页，星期日，2025年，2月5日电路结构和逻辑关系存在一一对应的关系所以可以利用电路结构直接判断逻辑关系第70页，共87页，星期日，2025年，2月5日3.与或非门在或非门的基础上，增加与输入端，从而实现与或非逻辑。Y=(AB+CD)’ABCD第71页，共87页，星期日，2025年，2月5日4.异或门ABBA第72页，共87页，星期日，2025年，2月5日三、三态输出门电路(TS门:Three-StateOutputGate)EN为使能端。当EN＝1时,电路工作在逻辑状态,称高电平有效；否则,为低电平有效。EN为高电平时,二极管D截止，对电路无影响;电路为与非逻辑。EN为低电平时0.2V,T5截止;T4基极电位被钳在0.9V左右,因此,T4支路截止。从而输出端出现高阻状态（Z）。第73页，共87页，星期日，2025年，2月5日三态门的用途：另一种常见符号1）同一条线上分时传送数据，其连线方式称为“总线结构”。工作原理：（以三路输入为例）EN1EN2EN3总线传递Y1路数据Y2路数据Y3路数据001010100第74页，共87页，星期日，2025年，2月5日三态门的用途：另一种常见符号1工作Y=A‘ENG1G20B=Y’工作原理高阻态工作高阻态第75页，共87页，星期日，2025年，2月5日二、集电极开路门（电路）(OC:OpenCollectorGate)特点:1.增大带负载能力2.高电平转换3.OC门输出端可以直接并联第76页，共87页，星期日，2025年，2月5日2.输出高电平VDD增加,相当于VGSP增加,沟道变宽,导通电阻变小,使得输出低电平随负载电流的变化就越小,即输出电阻小,带负载能力加强。第30页，共87页，星期日，2025年，2月5日3.3.5其他类型的CMOS门电路1.与非门2.或非门一、其他逻辑功能的CMOS门电路第31页，共87页，星期日，2025年，2月5日2RONT2和T4导通11RONT3导通01RONT1导通10RON/2T1和T3导