基本信息

---

下载

文档摘要

---

2025年硬件工程师经典笔试题及答案

一、数字电路设计（共3题）

1.设计一个带异步复位、同步使能的4位二进制递增计数器，要求：

（1）使用VerilogHDL描述；

（2）当复位信号有效时，计数器立即清零；

（3）使能信号有效时，每个时钟上升沿计数加1；

（4）计数到15时自动回到0；

（5）分析该计数器的最大工作频率限制因素。

答案：

（1）Verilog代码：

```verilog

modulefour_bit_counter(

inputclk,

inputrst_n,//低电平异步复位

inputen,//高电平同步使能