第1页，共14页，星期日，2025年，2月5日2.1面向FPGA的EDA开发流程图2-1FPGA的EDA开发流程第2页，共14页，星期日，2025年，2月5日2.1.1设计输入1.图形输入原理图输入状态图输入波形图输入2.硬件描述语言文本输入2.1面向FPGA的EDA开发流程第3页，共14页，星期日，2025年，2月5日2.1.2HDL综合综合就是将电路的高级语言转换成低级的网表文件或程序。映射不唯一。2.1.3布线布局（适配）将网表文件配置到指定的目标器件，产生下载文件。2.1.4仿真时序仿真功能仿真2.1.5编程下载2.1面向FPGA的EDA开发流程2.1.6硬件测试第4页，共14页，星期日，2025年，2月5日2.2专用集成电路设计流程图2-2ASIC分类第5页，共14页，星期日，2025年，2月5日2.2专用集成电路设计流程2.2.1专用集成电路ASIC设计方法图2-3ASIC实现方法第6页，共14页，星期日，2025年，2月5日2.2专用集成电路设计流程全定制法基于晶体管级的，工作量大，设计周期长，面积利用率最高，性能较好，有利于提高集成度和工作速度。半定制法约束性设计方式门阵列法（母片法）造价低、芯片利用率低标准单元法需建立完善的版图单元库可编程逻辑器件法芯片内的硬件资源和连线资源预先定制好第7页，共14页，星期日，2025年，2月5日2.2专用集成电路设计流程2.2.2一般设计的流程图2-4ASIC设计流程第8页，共14页，星期日，2025年，2月5日2.3面向FPGA的EDA开发工具2.3.1设计输入编辑器2.3.2HDL综合器FPGA/CPLD设计的HDL综合器有如下三种：l????????Synopsys公司的FPGACompilerII、DC-FPGA综合器。l????????Synplicity公司的SynplifyPro综合器。l????????Mentor子公司ExemplarLogic的LeonardoSpectrum综合器和PrecisionRTLSynthesis综合器。第9页，共14页，星期日，2025年，2月5日2.3面向FPGA的EDA开发工具HDL综合器在把可综合的VHDL程序转化成硬件电路时，经过两个步骤：第一步，转换成相应的电路或模块第二步，对实际的目标器件的结构进行优化HDL综合器的输出文件一般是网表文件，如EDIF格式，后缀是.edf。综合器只完成EDA设计流程中的一个独立步骤，往往被其他环境调用。调用方式：前台模式和后台模式。综合器的使用也有两种模式：图形模式和命令行模式（shell模式）第10页，共14页，星期日，2025年，2月5日