集成电路原理第三章第1页，共22页，星期日，2025年，2月5日§3.1双极型IC的隔离技术3.1.1pn结隔离技术?目的：——使做在不同隔离区的元件实现电隔离?结构：隔离环图3-1PN结隔离技术示意图*第2页，共22页，星期日，2025年，2月5日?特点：为降低集电极串联电阻rCS，在P型衬底与n型外延之间加一道n+埋层，提供IC的低阻通路。集电极接触区加磷穿透扩散（应在基区扩散之前进行）可采用对通隔离技术*第3页，共22页，星期日，2025年，2月5日对通隔离技术——在n+埋层扩散后，先进行p+浓硼下隔离扩散，去除氧化层后，生长n型外延，然后在进行p+浓硼上隔离扩散的同时，做纵向pnp管的发射区扩散，这样可缩短扩散时间，使横向扩散尺寸大为降低，节省了芯片面积。图3-2对通隔离技术示意图*第4页，共22页，星期日，2025年，2月5日3.1.2等平面隔离工艺等平面隔离工艺——利用Si的局部氧化LOCOS工艺实现pn结—介质混合隔离技术，有利于缩小管芯面积和减小寄生电容。图3-3*第5页，共22页，星期日，2025年，2月5日§3.2双极晶体管制造工艺图3-4*第6页，共22页，星期日，2025年，2月5日泡发射极工艺——在发射区扩散后，用1%的HF酸“泡”（漂洗）出发射区扩散窗口（包括发射极接触孔），此窗口即为E极接触孔，晶体管尺寸减小，进而CBC、CBE?，可与浅结工艺配合制出高速、高集成度的IC。但由于Al在Si中的“渗透”较强，易造成EB结短路，因此需采用新的多层金属化系统。发射极工艺的原理——利用1%HF酸对PSG的腐蚀速度5nm/s，而对SiO2的为0.125nm/s，1分钟可将300nm的PSG漂尽，而SiO2只去掉7.5nm，因此E极窗口被“泡”出后，周围的SiO2腐蚀很少。*第7页，共22页，星期日，2025年，2月5日等平面II工艺——在等平面I工艺的基础上，将发射极与介质隔离墙相接，使得器件尺寸和寄生电容??，这主要是因为在掩模版和硅片上刻制长而窄的矩形比刻一个宽度相同但短的矩形容易得多。所以，等平面II工艺的发射区比等平面I的小，其CBE也小。其集电区面积比泡发射极工艺小70%以上，比等平面I工艺小40%以上。*第8页，共22页，星期日，2025年，2月5日§3.3集成npn管的版图设计3.3.1集成npn管电极配置*第9页，共22页，星期日，2025年，2月5日3.3.2典型的晶体管版图图形*第10页，共22页，星期日，2025年，2月5日?双基极条图形是IC中常用的一种图形，允许通过更大的电流，其面积比单基极条稍大，所以特征频率稍低；但基极电阻为单基极条的一半，其最高振荡频率比单基极条的高。??型和?型集电极图形增大了集电极面积，其主要特点是集电极串联电阻小，饱和压降低，可通过较大的电流，一般作输出管。*第11页，共22页，星期日，2025年，2月5日?双极型功率管的版图图形采用了梳状发射极和基极结构，增宽了电流通路的截面积，允许通过更大的电流，发射区采用狭长条以减小趋边（集边）效应。*第12页，共22页，星期日，2025年，2月5日§3.4双极IC中的集成二极管在IC中，集成二极管的结构除单独的BC结外，通常由晶体管的不同连接方式而构成多种形式，并不增加IC工序，而且可以使二极管的特性多样化，以满足不同电路的需要。3.4.1集成二极管的构成方式*第13页，共22页，星期日，2025年，2月5日3.4.2集成二极管的剖面示意图*第14页，共22页，星期日，2025年，2月5日六种集成二极管的特性比较*第15页，共22页，星期日，2025年，2月5日二极管接法的选择由电路对正向压降、动态电阻、电容、存储时间和击穿电压的不同要求来决定。其中，最常用的有两种：BC结短接二极管，因为没有寄生PNP效应，且存储时间最短，正向压降低，故一般DTL逻辑的输入端的门二极管都采用此接法。单独的BC结二极管，因为不需要发射结，所以面积可作得很小，正向压降也低，且击穿电压高。*第16页，共22页，星期日，2025年，2月5日