基本信息
文件名称：基于DDS+PLL高性能频率合成器的设计与实现.pdf
文件大小：167.06 KB
总页数：3 页
更新时间：2025-11-04
总字数：约2.32千字
文档摘要
基基于于DDS+PLL高高性性能能频频率率合合成成器器的的设设计计与与实实现现
本文采用DDS和PLL相结合的方法，设计一个应用于(GSM1800MHz系统的频率合成器，其输出频带为1
805～1880MHz，分辨率为200kHz，相位噪声为-80dBc／Hz＠1kHz，频率误差为5kHz，杂波抑制大于50
dB。
1电电路路设设计计
1．．1设设计计原原理理
DDS直接激励PLL的频率合成技术，与单纯的PLL技术相比，作为参考源的DDS具有很高的频率分辨率，可以在不改变
PLL分频