基本信息

---

下载

文档摘要

---

7.1同步时序逻辑电路的设计方法7.2异步时序逻辑电路的设计方法

7.1同步时序逻辑电路的设计方法设计是分析的逆过程，时序逻辑电路的设计任务就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简逻辑电路。这里所说的“最简”，是指当选用小规模集成电路设计时，要求所用的触发器和门电路的数目最少，而且它们的输入端数目也最少；而当选用中、大规模集成电路设计时，要求使用的集成电路数目最少，种类最少，而且器件之间的连线也最少。

7.1同步时序逻辑电路的设计方法同步时序逻辑电路的设计通常可按如下步骤进行：（1）逻辑抽象1）首先对逻辑问题进行分析，确