CMOS数字集成电路原理与分析第七章CMOS逻辑功能部件

第六章内容概述调整逻辑关系式，使得输出为负逻辑逻辑关系为与时，nMOS串联、nMOS并联逻辑关系为或时，nMOS并联、pMOS串联改变尺寸可调整输入阈值或速度CMOS静态组合逻辑设计准则晶体管串并联的导电因子串联并联传输门逻辑：同或、异或及选择器动态逻辑电路：高速电路晶体管尺寸设计上拉网最坏情况导电因子上拉网最坏情况导电因子相等CMOS静态逻辑的功耗1.静态功耗：栅极漏电流、漏极反偏pn结漏电流及亚阈值电流引起。2.动态功耗：短路电流和瞬态电路。CMOS静态逻辑门的延迟采用多阈值，降低电源电压降低电源电压，减小工作频率