基本信息

---

下载

文档摘要

---

8.5边沿触发器

3.逻辑功能描述除工作时钟条件不同,边沿JK触发器的逻辑功能与同步或主从JK触发器的逻辑功能相同。其特性方程为8.5.2维持阻塞D触发器维持阻塞D触发器是一种有效防止空翻的边沿触发器。维持阻塞指利用多条反馈线路传输维持信号和阻塞信号,防止电路发生空翻。上一页下一页返回8.5边沿触发器

1.电路结构及逻辑符号图8.27(a)所示为维持阻塞D触发器的电路图,由图可以看出该电路由两级触发器组成,一级触发器实现信号的维持与干扰的阻塞,二级触发器实现逻辑功能的输出。维持阻塞D触发器的工作信号是CP上升沿有效,逻辑符号如图8.27(b