基本信息

---

下载

文档摘要

---

忆阻器简易逻辑电路分析

1.1仅由忆阻器构成的辅助逻辑：

文献[25]最早提出忆阻器-CMOS混合逻辑电路，并提出了一系列仅由忆阻器构成的辅助逻辑的电路设计。其中提到基本的布尔逻辑中运算“与”和“或”逻辑门是由两个忆阻器按照极性反向串联而成，如下图1.1和图1.2所示。其中A和B作为两个忆阻器M1和M2的输入信号，Vout

图1.1“与”逻辑门原理图

图1.2“或”逻辑门原理图

前一种情况当A端接高电平，B端接地时，电流方向由A→M1→M2→B，此时由于从忆阻器负端接入，忆阻器M1的阻值会慢慢增大到ROFF，同时M2由于从正端接入，其阻值会慢慢减少到RON，由于在模型设置上ROFF