基本信息

---

下载

文档摘要

---

6.3时序逻辑电路的设计设计要求原始状态图最简状态图画电路图检查电路能否自启动1一、时序逻辑电路的设计步骤选触发器，求时钟、输出、状态、驱动方程状态分配化简时序逻辑电路的设计6.3234561建立原始状态图例1.设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。状态化简已经最简二、同步时序逻辑电路的设计时序逻辑电路的设计6.32状态分配已