;CMOS组合逻辑门设计

;组合逻辑;静态电路

每一时刻每个门的输出通过一个低阻路径连到VDD或GND

稳定性好

功耗低

动态电路

依赖于将信号值暂时存放在高阻抗节点的电容上

结构简单、速度快

设计和工作原理较复杂

对噪声敏感;F(In1,In2,…InN);;互补CMOS结构的上拉和下拉网络互为对偶网络;A;A;;OUT=D+A?(B+C);;;两种C?(A+B);;;;ⅰ：A和B均导通意味着较强的上拉

ⅱ和ⅲ：A或B只有一个导通上拉较弱使得VTC曲线左移;;延时取决于输