基本信息
文件名称：【迟滞比较器的电路设计与仿真分析案例2400字】.pdf
文件大小：3.73 MB
总页数：8 页
更新时间：2026-02-12
总字数：约4.82千字
文档摘要
迟滞比较器的电路设计与仿真分析案例
1.1迟滞比较器的设计原理
1迟.滞比较器的核心电路设计
迟滞式比较器的一个核心控制电路主要由两个子部分组成，分别指的是用于
实现迟滞控制功能的内部差分控制输入输出级及其它相对应的用于实现外部差
分输出到单级函数转换的差分输出输入级，如图3-1所示。在核心电路中，M30
和M49、M51和M34、M28和M6、M7和M26、M27和M29均严格匹配。定
义S为第i个MOS管的宽长比，即S1=W1/L1,且所有PMOS管的衬底接高电位，
NMOS管的衬底接地。