芯片设计——CMOS模拟集成电路版图设计与验证：基于Cadence IC 6.1.7 第3版课件第1、2章 Cadence Virtuoso6.1.7版图设计工具；Siemens EDA Calibre版图验证工具.pptx

基本信息

文件名称：芯片设计——CMOS模拟集成电路版图设计与验证：基于Cadence IC 6.1.7 第3版课件第1、2章 Cadence Virtuoso6.1.7版图设计工具；Siemens EDA Calibre版图验证工具.pptx

文件大小：18.22 MB

总页数：252 页

更新时间：2026-02-27

总字数：约3.64千字

文档摘要

1;2;3;4;5;6;7;8;9;10;11;12;13;14;15;16;17;18;19;6.1.7LibraryManager界面介绍;6.1.7LibraryManager界面介绍;界面介绍：信息显示按钮;界面介绍：信息显示按钮;File（文件）;File（文件）;Edit（编辑）;Edit（编辑）;View（查看）;View（查看）;View（查看）;DesignManager（设计管理器）;Help（帮助）;Help（帮助）;创建新设计库;创建新设计库;创建新设计库;创建新单元视图;创建新单元视图;打开单元视图;打开单元视图;打开单元视图;复制设计库;复制设计