VerilogHDL中逻辑功能的描述方式有三种分别是数据流描述方式、[填空1]描述方式、结构描述方式。作答正常使用填空题需3.0以上版本雨课堂填空题10分分析下面程序各是哪种描述方式？需要注意什么？作答正常使用主观题需2.0以上版本雨课堂moduleand2(a,b,out1);inputa;inputb;outputout1;regout1；always@（aorb）out1=ab;endmodulemoduleand2(A,B,F);i