数字电路的FPGA设计与实现——基于Quartus Prime和Verilog HDL-课件第9--17讲加法器设计----数模和模数转换实验 .pptx

基本信息

文件名称：数字电路的FPGA设计与实现——基于Quartus Prime和Verilog HDL-课件第9--17讲加法器设计----数模和模数转换实验 .pptx

文件大小：8.61 MB

总页数：150 页

更新时间：2026-03-11

总字数：约1.15千字

文档摘要

第9讲-加法器设计;;MSI74283加法器;MSI74283的逻辑表达式;各位进位的计算;各位结果和的计算;MSI74283与外部电路连接图;;实验步骤;仿真波形;;本章任务;;本章习题;第10讲-比较器设计;;MSI7485比较器;MSI7485真值表;MSI7485与外部电路连接图;;实验步骤;仿真波形;;本章任务;;本章习题;第11讲-数据选择器设计;;MSI74151数据选择器;MSI74151真值表;MSI74151与外部电路连接图;;实验步骤;仿真波形;;本章任务;;本章习题;第12讲-触发器设计;;RS触发器特性方程和特性表;RS触发器驱动表和状态转换图;RS触发器与外部电路连