第3讲VerilogHDL语法基础;;模块（module）语法结构;端口定义举例;Verilog模块举例;;标识符举例;;逻辑值;;整数型常量;整数型常量示例;实数型常量;实数型常量示例;字符串型常量;字符串型常量示例;参数型常量;参数型常量示例;;线网(wire)型;wire型示例;寄存器(reg)型;reg型示例;;算术运算符;关系运算符;赋值运算符;位运算符;逻辑运算符;位拼接运算符;条件运算符;移位运算符;运算符优先级;;assign语句;initial语句;initial语句示例;always语句;always语句示例;条件控制语句——if...else语句;if...else语