基本信息
文件名称：数字电路的FPGA设计与实现——基于Quartus Prime和Verilog HDL-第15讲-计数器设计.pptx
文件大小：1.76 MB
总页数：17 页
更新时间：2026-03-11
总字数：约1.83千字
文档摘要

第15讲-计数器设计

1

数字电路的FPGA设计与实现

——基于QuartusPrime和VerilogHDL

FPGADesignandImplementationofDigitalCircuits

——BasedonQuartusPrimeandVerilogHDL

2

MSI74163四位同步二进制加法计数器

3

MSI74163功能表

4

输入

输出

工作模式

0

×

×

×

↑

×

×

×

×

0

0

0

0

同步清零

1

0

×

×

↑

同步置数

1

1

0

1

×

×

×

×

×

保持

1

1

×

0

×

×

×

×

×

1

1

1

1

↑

×

×

×