基本信息
文件名称：数字电路的FPGA设计与实现——基于Quartus Prime和Verilog HDL-第14讲-异步时序逻辑电路分析与设计.pptx
文件大小：2.17 MB
总页数：21 页
更新时间：2026-03-11
总字数：约2.25千字
文档摘要
第14讲-异步时序逻辑电路分析与设计
1
数字电路的FPGA设计与实现
——基于QuartusPrime和VerilogHDL
FPGADesignandImplementationofDigitalCircuits
——BasedonQuartusPrimeandVerilogHDL
2
异步时序逻辑电路的分析
步骤：①先写时钟方程、输出方程和驱动方程；②将驱动方程代入JK触发器的特性方程，求各个触发器的状态方程；③根据状态方程和输出方程进行计算，列状态表；④画状态图和时序图。
3
计算状态方程
4
③驱动方程
①时钟方程
②输出方程
④特性方