基本信息
文件名称：数字电路的FPGA设计与实现——基于Quartus Prime和Verilog HDL-第8讲-译码器设计.pptx
文件大小：1.06 MB
总页数：12 页
更新时间：2026-03-11
总字数：约1.74千字
文档摘要
第8讲-译码器设计
1
数字电路的FPGA设计与实现
——基于QuartusPrime和VerilogHDL
FPGADesignandImplementationofDigitalCircuits
——BasedonQuartusPrimeandVerilogHDL
2
MSI74138译码器
MSI74138是3线—8线二进制译码器，逻辑符号如下图所示，MSI74138有三个使能输入端S_1、S
?_2和S
?_3、3个数据输入和8个数据输出，输入高电平有效，输出低电平有效。
3
MSI74138真值表
下表为MSI74138