基本信息
文件名称：RISC-V CPU 设计实验概述.pdf
文件大小：597.51 KB
总页数：5 页
更新时间：2026-03-23
总字数：约2.99千字
文档摘要
RISC-VCPU设计实验
实验目的
1.熟悉RISC-V指令系统，掌握汇编指令翻译成机器指令；
2.理解单周期RISC-VCPU数据通路，能够用HDL设计实现；
3.掌握单周期CPU控制器的设计方法。
参考设计
实验材料中（RISCV_SC0.zip）给出了图1电路的HDL代码，它仅支持addird,rs1,imm
指令。
图1仅支持addird,rs1,imm指令的数据通路示例
阅读实验材料中给出示例电路的HDL代码，编译后在