Flash和SDRAM共享数据线、地址线、控制线的解决方案复用器FLASHSDRAMFlash_csSDRAM_CS共享地址线、控制线Flash地址线、控制线SDRAM地址线、控制线DATA
非共享时的SDRAM配置
FLASH配置——容量
FLASH配置——时序
SDRAM控制信号SDRAM芯片FLASH芯片控制数据数据控制FLASH控制信号非共享顶层逻辑符号
共享时SDRAM配置FLASH配置不变
共享时，三态桥配置
共享时，顶层逻辑符号特点？地址、数据共享！字节使能：SDRAM使用读信号：Flash使用能否根据SDRAM和FLASH的特点，设计“复用器”进一步优化？
Flash_csSDRAM_cs16MBytesSDRAM4MBytesFLASH16bitsDATAaddrees[12:0]addrees[13:1]????A[12:0]A[12:0]A[12:0]A13A14A15A16A17A18A[20:19]wemodeoeDATA[15:0]DATA[15:0]ba_0ba_1casrasbe_0be_1weckeba[0]addrees[14]ba[1]addrees[15]casaddrees[16]rasaddrees[17]byte_en[0]addrees[18]byte_en[1]addrees[19]sdram_weflash_wesdram_ckelash_modeaddrees[21:20]readA13_ba0A14_ba1A15_casA16_rasA17_be0A18_be1SD_FL_weSD_cke_FL_md
共享时，顶层逻辑符号cke_modeFLASH_CSA[20:0]SD_FL_weFL_oe复用器SDRAM_CSDATA[15:0]给出“复用器”的VerilogHDL描述，学生课后研究。