SystemVerilog芯片验证
第8章功能覆盖
2024年2月7日
SystemVerilog芯片验证2024年2月7日1/50
1.更多种子
CRT
多次测试
分析功能
2.添加约束3.定向测试
覆盖率
最少量的识别覆
代码修改盖盲区
SystemVerilog芯片验证2024年2月7日2/50
覆盖类型代码覆盖
代码覆盖
1行覆盖（linecoverage）：即DUT的所有有效代码是否都被执行过（即覆
盖）。
2条件覆盖（conditioncoverage）：条件覆盖和分支覆盖很容易混淆，条件覆
盖指可能进入某个分支的所有条件的组合都应该被遍历到。
3状态机覆盖（FSMcoverage）：即状态机里所有可能发生的状态跳转都要被
遍历到。
4分支覆盖（branchcoverage）：即DUT的所有模块的每个条件分支是否有
被执行过（包括if、else和case语句等）。
5翻转覆盖（togglecoverage）：即DUT的每个模块的信号（包括端口信号和
内部信号）是否有被翻转过（即每个信号都从0到1或从1到0变化过）。
例如异步复位信号rst_n只从0到1翻转过，但没有从1到0翻转过，那
么这个信号没有被翻转覆盖。
6断言覆盖（assertioncoverage）：断言是用于监控信号在逻辑上或者时序上
是否运行正确的声明性代码。断言覆盖就是统计测试平台中的所有断言是
否被执行过。
SystemVerilog芯片验证2024年2月7日3/50
覆盖类型代码覆盖
代码覆盖不能用来衡量验证计划的完成进度
4moduleadder#(parameterWIDTH=4)(
5inputclk,
6inputrst_n,
7input[WIDTH-1:0]a,
8input[WIDTH-1:0]b,
9outputreg[WIDTH:0]sum);
10
11always@(posedgeclk,negedgerst_n)begin
12sum=a+b;
13end
14endmodule
默认情况下测试平台不会收集代码覆盖。添加仿真选项“-cm
line+cond+fsm+tgl+branch+assert”。
SystemVerilog芯片验证2024年2月7日4/50
覆盖组和覆盖点
覆盖组和覆盖点
覆盖组是一种自定义类型，通常被定义在package、module、interface或class
中。覆盖组在不同的环境下可以被例化多次。覆盖组和类相似，它必须使用
new函数例化后才可以使用。覆盖组包含了覆盖模型的规范，一个覆盖组可以
包含如下内容。