基本信息
文件名称：支持多接收序列并行译码的极化码译码器设计与FPGA实现.pdf
文件大小：5.18 MB
总页数：86 页
更新时间：2025-03-30
总字数：约11.13万字
文档摘要
华中科技大学硕士学位论文
摘要
在一些通信场景下，如跳频、多接收点接收、第五代移动通信技术（5th
GenerationMobileCommunicationTechnology，5G）下行控制信道的盲检测等通信场
景，需要在多个候选接收序列中挑选出包含编码码字的有效序列（称为检测）并进
行译码。现有的基于极化码的多个候选序列的检测及译码方法，如两步法需要通过
多次连续相消（SuccessiveCancellation，SC）译码算法或连续